近日，北京量子信息科学研究院(以下简称“量子院”)量子接口器件与系统研究团队携手清华大学集成电路学院、上海交通大学集成电路学院相关研究人员，秉持“量智融合”发展理念，围绕规模化量子计算核心硬件技术开展协同攻关，在高性能量子测控芯片方面取得重要进展。研究团队首次将神经网络自适应片上学习机制引入超低温量子读出芯片，实现了量子比特读出阈值的动态自适应，以及读出参数漂移的实时监测与动态校准，成功研制出首款AI强化的低温CMOS量子测控芯片。相关成果以“A Cryo-CMOS Fully-Integrated Superconducting Qubit Reflectometry Readout IC with FCNN-Based Adaptive Drift Mitigation and FIR-DSM-Based Stimulus TX”为题，发表于2026年6月14-18日在美国召开的集成电路领域顶级会议2026 IEEE Symposium on VLSI Technology and Circuits(VLSI Symposium)。
推进量子计算的规模化与集成化，是当前加速量子计算实用化的核心任务，而工作于超低温环境的量子测控芯片被认为是实现大规模量子计算机的关键支撑技术之一。研究团队自2021年起，系统开展了"器件模型—核心IP—测控芯片—平台验证"的体系化超低温芯片研究。随着研究的持续深入，量子比特读出芯片逐渐面临极限噪声与保真度退化、有限制冷功率与高性能测控、长周期测控与随机漂移等一系列挑战，而上述因素的相互耦合进一步加剧了高性能量子测控芯片的设计难度。
针对上述挑战，研究团队秉持“量智融合”理念，提出了一种融合人工智能算法的低温CMOS量子测控芯片架构。芯片内部集成了基于全连接神经网络的量子态分类器，通过片上学习与权重更新，实现量子态判决阈值的实时优化；同时构建了读出参数实时漂移监测与自适应校准机制，可依据梯度算法实现量子比特读出参数漂移的动态校准。相比传统依赖人工周期性校准的方法，该架构能有效解决长周期测控的抗漂移难题，并具备实现量子比特自适应初始化的潜力，为未来大规模量子计算系统的长时间稳定运行提供了重要支撑。在芯片设计方面，研究团队提出了基于内嵌有限脉冲响应滤波器与ΔΣ调制器(FIR-DSM)的低功耗激励信号产生技术，以及数字中频反射读出电路拓扑，实现了量子态读出激励信号产生、反射信号接收、数字解调、量子态分类与漂移校准等核心功能的全集成。芯片采用28 nm CMOS工艺制造，在4 K环境下激励发射机功耗仅为2.6 mW，较已有同类研究降低约1.9倍；读出芯片总功耗仅为10.3 mW，在当前已报道的同等集成度超低温量子读出芯片中处于最佳水平。
该工作的主要参与人员包括：量子院兼聘/清华大学李铁夫副教授、量子院刘其春高级工程师，上海交通大学郭衍束副教授，清华大学姜汉钧教授、邓宁研究员、王志华教授和李贺悦、张思琪、石俊、阴诗杰等研究生，以及新加坡南洋理工大学郑元谨教授等。该工作得到国家自然科学基金、国家重点研发计划等的支持。
【延伸】
IEEE Symposium on VLSI Technology and Circuits(VLSI Symposium)是国际集成电路领域最具影响力的旗舰学术会议之一，由IEEE与日本应用物理学会(JSAP)联合主办。会议涵盖先进半导体工艺技术、集成电路设计与系统实现等前沿方向，是展示全球集成电路领域最新研究成果的重要国际学术平台。VLSI Symposium与ISSCC、IEDM共同被誉为国际集成电路领域最具影响力的三大顶级会议，每年吸引全球学术界与工业界的大量专家学者参会。
